PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-097691

(43)Date of publication of application: 09.04.1999

(51)Int.CI.

H01L 29/786 H01L 21/336

(21)Application number: 09-253056

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

18.09.1997

(72)Inventor: UCHIKOGA SHIYUUICHI

HIRAMATSU MASAHITO

ISHIZUKA YOSHIKI MIZUTANI YOSHIHISA


SUZUKI KOJI

(54) THIN-FILM TRANSISTOR AND JUNCTION STRUCTURE

(57) Abstract:

PROBLEM TO BE SOLVED: To lower process temperature for enhancing productivity by arranging an insulated gate film to cover a first region of a semiconductor film, then arranging a gate electrode to a region so as to face opposite the first region of the semiconductor film and then arranging a silicide layer to cover the side surface in an insulated gate film side and end surface of a second region.

SOLUTION: A thin-film transistor is of a MOSFET structure and is composed of a substrate 11 and an intrinsic polycrystalline silicon arranged on the substrate. A semiconductor film has a first region 12a and a second region 12b sandwiching the first region 12a, and an insulated gate film 13 is arranged so as to cover a first region 12a of the semiconductor film. A gate electrode 14 is arranged to face opposite the first region 12a of the semiconductor film via the insulated gate film 13, and a silicide layer 15 is arranged to cover the surface in the insulated gate film 13 side and the end surface of the second region 12b of the semiconductor film. Thereby, manufacturing process temperature can be lowered and manufacturing cost can also be reduced.



LEGAL STATUS

[Date of request for examination]

04.09.2000

[Date of sending the examiner's decision of rejection]

10.12.2002

[Kind of final disposal of application other than the examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

BEST AVAILABLE COPY

(12)公開特許公報 (A)

(19)日本国特許庁 (JP)

(11)特許出願公開番号

特開平11-97691

(43)公開日 平成11年(1999)4月9日


(51) Int. Cl. 6	識別記号	庁内整理番号	FI		技術表示箇所
HO1L 29/786			H01L 29/78	8 616 S	
21/336				6 1 6 A	
				616 M	
				6 1 7 A	
		•		627 F	
			審査請求	未請求 請求項の数6 〇L	(全27頁)
(21)出願番号	特願平9-253	0 5 6	(71)出願人	0 0 0 0 0 3 0 7 8	
				株式会社東芝	
(22)出願日	平成9年(199	7) 9月18日		神奈川県川崎市幸区堀川町	7 2 番地
			(72)発明者	内古閑 修一	
				神奈川県横浜市磯子区新磯	子町33 株式
				会社東芝生産技術研究所内	
			(72)発明者	平松 雅人	·
				神奈川県横浜市磯子区新磯	子町33 株式
				会社東芝生産技術研究所内	
			(72)発明者	石塚 芳樹	
				神奈川県横浜市磯子区新磯	子町33 株式
				会社東芝生産技術研究所内	
			(74)代理人	弁理士 須山 佐一	
					最終頁に続く

(54) 【発明の名称】薄膜トランジスタおよび接合構造

(57)【要約】

【課題】 製造プロセスの低温化が可能で生産性の高い 構造を有するpoly-Si半導体膜を用いた薄膜トランジスタを提供する。

【解決手段】 本発明の薄膜トランジスタは、少なくと も表面が絶縁性を呈する基板111と、基板111上に 配設されたイントリンシックな多結晶質シリコンからな り、第1の領域112aと、第1の領域112aを挟む ような第2の領域112bとを有する半導体膜112 と、半導体膜112の第1の領域112aを覆うように 配設されたゲート絶縁膜113と、ゲート絶縁膜113 を介して半導体膜112の第1の領域112aと対向す るように配設されたゲート電極114と、半導体膜11 2の第2の領域112bのゲート絶縁膜113側の面と 端面とを覆うように配設されたシリサイド層115と、 シリサイド層15を介して半導体膜112と接合したソ ース電極117s、ドレイン電極117dとを具備す る。このような構造により、半導体膜への不純物の添 加、活性化が不要もしくは低濃度かつ低温ですみ、生産 性を向上することができる。



Z

【特許請求の範囲】

【請求項1】 イントリンシックな多結晶質シリコンからなり、第1の領域と、前記第1の領域を挟むような第2の領域とを有する半導体膜と、

前記半導体膜の前記第1の領域を覆うように配設された ゲート絶縁膜と、

前記ゲート絶縁膜を介して前記半導体膜の前記第1の領域と対向するように配設されたゲート電極と、

前記半導体膜の前記第2の領域の前記ゲート絶縁膜側の面と端面とを覆うように配設されたシリサイド層とを具備したことを特徴とする薄膜トランジスタ。

【請求項2】 イントリンシックな多結晶質シリコンからなる第1の領域および前記第1の領域を挟むように配設された第2の領域と、不純物が添加された前記多結晶質シリコンからなり、前記第2の領域の外側から前記第1の領域を挟むように配設された第3の領域とを有する半導体膜と、

前記半導体膜の前記第1の領域および前記第2の領域上 に配設されたゲート絶縁膜と、

前記ゲート絶縁膜上を介して前記半導体膜の前記第1の 領域と対向するように配設されたゲート電極と、

前記半導体膜の前記第3の領域の前記ゲート絶縁膜側の面と端面とを覆うように配設されたシリサイド層とを具備したことを特徴とする薄膜トランジスタ。

【請求項3】 イントリンシックな多結晶質シリコンからなる第1の領域と、第1の濃度で不純物が添加された前記多結晶質シリコンからなり、前記第1の領域を挟むように配設された第2の領域と、前記第1の濃度よりも大きい第2の濃度で前記不純物が添加された前記多結晶質シリコンからなり、前記第2の領域の外側から前記第 301の領域を挟むような第3の領域とを有する半導体膜

前記半導体膜の前記第1の領域および前記第2の領域上 に配設されたゲート絶縁膜と、

前記ゲート絶縁膜上を介して前記半導体膜の前記第1の 領域と対向するように配設されたゲート電極と、

前記半導体膜の前記第2の領域および前記第3の領域の前記ゲート絶縁膜側の面と端面とを覆うように配設されたシリサイド層とを具備したことを特徴とする薄膜トランジスタ。

【請求項4】 約1×10''cm'~約5×10''cm'の不純物が添加された多結晶質シリコンからなり、第1の領域と、前記第1の領域を挟むような第2の領域とを有する半導体膜と、

前記半導体膜上を覆うように配設され、前記半導体膜の 第2の領域に開口部を有するゲート絶縁膜と、

前記ゲート絶縁膜を介して前記半導体膜の前記第1の領域と対向するように配設されたゲート電極と、

前記半導体膜の前記第2の領域の前記ゲート絶縁膜の開口部に対応する領域に配設されたシリサイド層と、

前記シリサイド層を介して前記半導体膜と接合したソース・ドレイン電極とを具備したことを特徴とする薄膜トランジスタ。

【請求項5】 イントリンシックな多結晶質シリコンからなる半導体膜と、

前記半導体膜上に配設されたシリサイド層とを具備した ことを特徴とする接合構造。

【請求項6】 イントリンシックな多結晶質シリコンからなる第1の層と、前記第1の層上に配設されり型不純 10 物またはn型不純物が添加された前記多結晶質シリコンからなる第2の層とを有する半導体膜と、

前記半導体膜の前記第2の層上に配設され、前記p型不 純物または前記n型不純物が添加されたたシリサイド層 とを具備したことを特徴とする接合構造。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は薄膜トランジスタに 関し、特に多結晶シリコンをチャネル部に用いた薄膜ト ランジスタおよびその製造方法に関する。また本発明は 半導体と電極との接合構造に関し、特に多結晶シリコン からなる半導体と電極との接合構造に関する。

[0002]

【従来の技術】半導体素子は、薄膜トランジスタ(TFT:Thin Film Transister)、密着センサ、光電変換素子をはじめとして様々な分野で大量に用いられている。

【0003】例えば液晶表示装置等の表示装置は薄型・軽量であり、低電圧駆動が可能で、さらにカラー表示も容易である等の特徴を有しており、近年、パーソナルココンピュータ、ワードプロセッサ、あるいは各種携帯用情報端末の表示装置として幅広く用いられている。そして液晶表示装置の画素部、駆動回路部のスイッチング素子としてはMOS(MIS)電界効果トランジスタなどの薄膜トランジスタが広く用いられている。

【0004】シリコンからなる半導体膜をチャネルに用いた薄膜トランジスタを、キャリア走行層(活性層)の構成材料から分類すると、非晶質シリコン(アモルファスシリコン:a-Si)からなる半導体膜を用いたものと、結晶相を有する多結晶質シリコン(非単結晶の結晶質シリコン)からなる半導体膜を用いたものとに分類することができる。多結晶質シリコンとしては主として多結晶シリコン(poly-Si)、または微結晶シリコン(poly-Si)、または微結晶シリコン(poly-Si)、または微結晶シリコングスタのチャネル半導体膜の材料としては、シリコン以外にも例えば、SiGe、SiO、CdSe、Te、CdS

【0005】poly-Siあるいは μ c-Siなどの多結晶質シリコン(非単結晶の結晶質シリコン)からなる半導体は、アモルファスシリコンからなる半導体と比較してキャリアの移動度が10倍から100倍程度大き

20

50

いという特徴があり、スイッチング素子の構成材料とし て非常に優れた特性を有している。また多結晶質シリコ ンを活性層に用いた薄膜トランジスタは高速動作が可能 なことから、近年では各種論理回路(例えばドミノ論 理、СМОSトランスミッションゲート回路)やこれら を用いたマルチプレクサ、EPROM、EEPROM、 CCD、RAM、さらに液晶表示装置、エレクトロルミ ネセンス表示装置等の駆動回路などを構成するスイッチ ング素子としても注目されている。特に、液晶表示装置 においては、画素部(画素アレイ)と、走査線信号回路 や信号線駆動回路などの周辺駆動回路とを同一の基板上 に形成する、いわゆる画素部・駆動回路部一体型の液晶 表示装置の研究・開発も精力的に行われている。このよ うな画素部・駆動回路部一体型の液晶表示装置の画素の スイッチン素子、周辺駆動回路のスイッチング素子とし てはpoly-Si、μc-Siなどの多結晶質シリコ ンからなる半導体膜をチャネルに用いた薄膜トランジス 夕を用いることにより、液晶表示装置の性能を向上する とともに生産性も向上することができる。

【0006】その反面、多結晶質シリコンを用いた薄膜 トランジスタは、その形成プロセスにおいて非晶質シリ コンを用いた薄膜トランジスタと比較して高温プロセス を必要とする。このようにpoly-Si、 $\mu c-Si$ などの多結晶質シリコンからなる半導体膜をチャネルに 用いた薄膜トランジスタは優れた特性を有するが、この ような半導体素子を高い生産性で広く用いるためには解 決しなければならない問題点が残されている。特に、多 結晶質シリコンを用いた薄膜トランジスタ、あるいはこ の薄膜トランジスタを用いた液晶表示装置を製造するた めには、製造プロセスの低温化が重要な課題である。

【0007】例えば液晶表示装置では、ガラスなどから なる基板を用いるために、高温プロセスは基板の変形を 発生させる原因となる。基板が変形してしまうと薄膜ト ランジスタのアレイ工程等でアライメントミスが多発 し、生産性を大きく低下させてしまう。したがって歪み 点の高い基板材料を用いる必要があるが、このような基 板は高価であり、液晶表示装置のコストが高くなってし まうという問題がある。このように、多結晶質シリコン を用いた薄膜トランジスタを用いた液晶表示装置を製造 するためには製造プロセスの低温化を如何にして図るか が重要な課題となっている。

【0008】poly-Si、μc-Siなどの多結晶 質シリコンからなる半導体膜をチャネルに用いた薄膜ト ランジスタの代表的な作製プロセスは以下のようなもの である。例えばガラスなどからなる絶縁性基板(例えば Corning社1737等)を用意し、この絶縁性基 板上に例えばSiO、等からなるアンダーコート層(バ ッファ層)を成膜し、さらにその上に膜厚約50nm程 度のa-Si半導体膜を成膜する。次に、a-Si半導 体膜中の脱水素処理を行い、続いてエキシマ・レーザー

・アニール法(ELA法)等によりa-Si半導体膜の 溶融再結晶化を行ってp-Si半導体膜に形成する。 p-Si半導体膜を薄膜トランジスタの形状にパターニ ングした後、SiO₁、SiN、等からなる厚さ約10 0 nm程度のゲート絶縁膜を成膜する。ゲート絶縁膜上 にゲート電極を配設した後、ゲート絶縁膜上からp-S i半導体膜のソース領域およびドレイン領域にn型不純 物あるいはp型不純物をイオン・ドーピング法(I/D 法)などにより添加する。ついで、Si〇、等により層 間絶縁膜(膜厚は500nm程度)を形成する。層間絶 縁膜を形成した後、例えば約600℃程度の熱アニール などの方法により半導体膜のソース領域、ドレイン領域 の不純物の活性化を行う。

【0009】この後、層間絶縁膜のソース領域・ドレイ ン領域に対応する位置にコンタクト・ホールを形成し、 この上から信号線金属を堆積してソース領域、ドレイン 領域と接合したソース電極、ドレイン電極を引き出す。 最後に信号線金属をパターニングすることにより薄膜ト ランジスタが完成する。

【0010】このように多結晶シリコン膜は、非晶質シ リコン材料をスタート材料として例えばELA法(エキ シマーレーサーアニール法)によって再結晶化すること により形成される。ELA法では、レーザーが照射され た領域でレーザー波長を吸収する非晶質シリコンのみが 瞬時溶融して再結晶化するために、基板全体が昇温する ことはない。また、薄膜トランジスタのゲート電極やソ ース電極、ドレイン電極の形成は、例えばスパッタ法、 蒸着法などにより形成すればほとんど基板の昇温は起こ らない。さらにゲート絶縁膜も高密度プラズマ化学気相 30 堆積法を用いることなどにより低温化を図ることができ

【0011】ところが、半導体膜に不純物を添加したn '半導体、p'半導体またはn'半導体などを形成する ためには、イオンドーピング法やイオン注入法により不 純物を添加するだけでは不十分で、添加した不純物を活 性化する必要がある。活性化を行うためには十分に温度 を上昇させ、ドーピング時に発生した半導体膜の欠陥等 を緩和させる必要がある。

【0012】このように従来の多結晶質シリコンを用い 40 た薄膜トランジスタの製造プロセスの最高温度を決定し ているのは、薄膜トランジスタのコンタクト領域を形成 するプロセスである。特に半導体膜に添加したイオンな どの不純物の活性化工程の熱的負荷の軽減が、また不純 物の添加工程での熱的負荷の軽減が大きな課題となるこ とがわかる。

【0013】不純物の活性化の手法としては、自己活性 化、熱活性化、ELA法により活性化等が検討されてい る。いずれの手法においても基板へのダメージを低減す るとともに生産性を向上するためには、低ドーズ量で不 純物を添加し、低温で活性化を行うことが求められてい

40

る。したがって、活性化工程でのプロセス・マージンは 極端に狭いものとなっている。

【0014】ソース領域・ドレイン領域の活性化が不十 分な場合、ソース領域・ドレイン領域は高い抵抗値にと どまるため充分なON電流を得ることができず、したが って十分なスイッチング特性を得ることはできない。例 えば、液晶表示装置の周辺駆動回路では十分に高い周波 数で画像信号を画素へ送ることができなくなり、動画を 表示することが困難になるなどの問題がある。このため 不純物の活性化は十分に行う必要がある。

【0015】プロセス温度を高くすれば、半導体膜に添 加した不純物の活性化を効率よく進行させることができ るが、より高温での活性化はより大きなダメージをガラ ス基板へ与えてしまうという問題がある。

【0016】図26は非アニールガラスのシュリンク量 を熱処理温度により評価した結果を示すグラフである。 このグラフから、基板の収縮量を約20ppm以下に抑 制するためには、活性化プロセスを約450℃程度以下 で行うことが必要であり、さらに基板の収縮量を約10 ppm以下に抑制するためには、活性化プロセスを約4 00℃程度以下で行う必要があることがわかる。ところ が活性化温度を約400℃とした場合、ドープ層の抵抗 が十分に低下しないという問題か生じる。

【0017】図27は、薄膜トランジスタの特性の活性 化プロセス温度への依存性を示す図である。ここでは活 性化プロセスの温度を400℃と600℃とにして薄膜 トランジスタを作成し、そのゲート電極とオン電流との 関係を測定した結果を示している。図28は活性化温度 と半導体膜のシート抵抗との関係を示すグラフである。 ここでは400℃、500℃、600℃のプロセス温度 で各1時間活性化を行った場合のn' 半導体膜のソース ・ドレイン間のシート抵抗値を測定した結果を示してい

【0018】半導体膜に添加した不純物の活性化温度を 400℃にした場合、図27からもわかるように、ソー ス・ドレインが直列抵抗として影響し、その結果見かけ 上の移動度の低下を招いてしまう。このように例えば4 00℃程度のようなガラス基板、樹脂基板への負荷が小 さい温度では十分な活性化を行うことは困難であること がわかる。

【0019】このため従来の薄膜トランジスタでは、ガ ラス基板への熱的負荷を抑制するためには約400℃程 度が活性化プロセス温度の上限であるが、この活性化温 度では十分な活性化を行うことが困難であるという背反 した問題があった。したがって、ガラス基板への熱的負 荷を抑制できる温度範囲内でドープ層つまりソース・ド レイン領域の抵抗を十分に下げる技術の確立が求められ ている。

【0020】製造工程での熱的負荷を低減する上でもう 一つ大きな問題となるのは、コンタクト領域を形成する ために行う不純物の添加(ドーピング、注入)プロセス である。

【0021】図29は多結晶シリコンからなる半導体膜 をチャネル半導体膜として用いた従来の薄膜トランジス 夕の構造の例を概略的に示す断面図である。

【0022】例えばガラスのような透光性絶縁物質から なる基板901上には、多結晶シリコンからなる半導体 膜902が所定のパターンに形成されている。この半導 体膜902は、チャネル領域902aと、n' 不純物が 10 添加されたオーミックコンタクト層であるソース領域 9 02s、ドレイン領域902dを有しており、さらにチ ャネル領域とソース領域・ドレイン領域との間には、L DD (LightlyDoped Drain) 領域9 02 cが形成されている。LDD領域にはソース・ドレ イン領域よりも低濃度の不純物が添加されている。半導 体膜902のチャネル領域902a、LDD領域902 c上には、シリコン酸化物 (SiOx) からなるゲート 絶縁膜903が配設されている。ゲート絶縁膜903上 にはアルミニウムなどの電極材料をパターニングして形 成されたゲート電極904が配設されている。ゲート電 極904上には、半導体膜902のソース領域902s ・ドレイン領域902dに対応してコンタクトホールが 形成された層間絶縁膜905が配設されており、このコ ンタクトホールを介して半導体膜902のソース領域9 02sにはソース電極906sが、ドレイン領域902 dにはドレイン電極906dがそれぞれ接続している。 【0023】図30は従来の薄膜トランジスタの断面構 造を概略的に示す図である。例えば液晶表示装置の駆動 回路などの論理回路は、通常、CMOSを基本単位とし て形成されるので、n型薄膜ドランジスタ911とp型 薄膜トランジスタ912とを同一の基板上に作成する必 要がある。 n 型薄膜トランジスタ911の半導体膜90 2nには、チャネル領域902aと、P(リン)等のn 型不純物が導入された n' 半導体からなるコンタクト領 域902g、902dとが形成され、p型薄膜トランジ スタ912の半導体膜902pにはチャネル領域902

【0024】このように従来から、チャネル半導体膜と ソース電極、ドレイン電極とを電気的接合するために、 半導体膜にn型不純物、p型不純物などを比較的高い濃 度で導入したオーミックコンタクト層を形成している。 また、ソース電極、ドレイン電極間に例えば10V程度 以上の大きな電圧が引加される場合には、ソース・ドレ イン間の耐圧を大きくするためにLDD領域と呼ばれる 低不純物濃度層を形成している。このLDD領域、コン タクト領域の形成には、不純物の打ち込み工程が少なく

aと、B(硼素)等の不純物が導入されたp[†] 半導体か

らなるコンタクト領域902e、902fが形成されて

いる。さらに、図30の例ではn型薄膜トランジスタ9 11には、電界緩和を目的とした低濃度のn 半導体か

らなるLDD領域902cが形成されている。

20

40

50

7

とも2回必要であり生産性を低下させる大きな原因の1 つとなっていた。

【0025】例えば、図29に例示した薄膜トランジス タでは、LDD領域には単位体積当たり約1×10¹¹c m⁻¹程度の不純物が、コンタクト領域には約1×10^{*1} cm¹程度の不純物が添加されており、不純物の単位体 積あたりの濃度は約1000倍程度相違する。イオンの 打ち込みなどの不純物の添加プロセスは、質量分離を行 なうイオン注入法、質量分離を行なわないイオンドーピ ング法ともに、約数十keVのエネルギーを持ったイオ ンが半導体膜膜中に打ち込まれる。このとき半導体膜中 でドーパントの運動エネルギーはほぼすべて熱エネルギ ーに変わる。したがって、不純物を半導体膜に添加する 工程では、半導体膜、基板等の温度上昇が起こる。特に 多量の不純物打ち込みを必要とするコンタクト領域の形 成では基板にかかる熱的負荷は大きなものとなり、形成 される薄膜トランジスタ、シフトレジスタなどの論理回 路、液晶表示装置の品質を低下させることになる。基板 の温度に影響が少ないようなイオン打ち込み条件、すな . わち単位時間当たりに打ち込むイオンの量を減らして打 ち込むと、不純物イオンの打ち込みに長時間かかってし まい生産性が低下してしまうという問題がある。

【0026】このように従来の多結晶シリコン用いた薄膜トランジスタでは、製造プロセスを低温化しようとすると、薄膜トランジスタの特性が低下したり、生産性が低下するという問題がある。

【0027】また、コンタクト領域である n' 半導体層層、p' 半導体層等を形成するための不純物の活性化は、薄膜トランジスタの特性を大きく左右する。不純物の活性化にプロセス的な不安定要素があると、薄膜トランジスタに不安定性が反映されることになる。コンタクト部の抵抗にばらつきが発生すると、薄膜トランジスタの特性もばらつく。液晶表示装置に用いた場合、そのばらつきは表示の不均一につながり、良好な表示を得ることができないという問題がある。

[0028]

【発明が解決しようとする課題】本発明はこのような問題点を解決するためになされたものである。すなわち、本発明は製造プロセスにおけるプロセス温度が低く、生産性の高い薄膜トランジスタを提供することを目的とする。また本発明はガラス基板、樹脂基板のような耐熱性の小さな基板上に形成できる薄膜トランジスタを提供することを目的とする。

【0029】また本発明は、多結晶質シリコンからなる 半導体膜と電極との間を簡素な構成で接合できる接合構 造を提供することを目的とする。

[0030]

【課題を解決するための手段】このような課題を解決するため本発明は以下のような構成を備えている。請求項1に記載の本発明の薄膜トランジスタは、イントリンシ

ックな多結晶質シリコンからなり、第1の領域と、前記 第1の領域を挟むような第2の領域とを有する半導体膜 と、前記半導体膜の前記第1の領域を覆うように配設さ れたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半 導体膜の前記第1の領域と対向するように配設されたゲ ート電極と、前記半導体膜の前記第2の領域の前記ゲー ト絶縁膜側の面と端面とを覆うように配設されたシリサ イド層とを具備したことを特徴とする。本発明者らはイ ントリンシックな多結晶質シリコンからなる半導体膜、 あるいは低濃度の不純物が添加された多結晶質シリコン からなる半導体膜とシリサイド層とによりショットキー 型の接合構造を形成できることを見出だした。すなわち この薄膜トランジスタはn型不純物、あるいはp不純物 が添加され活性化されたいわゆるコンタクト領域(ソー ス領域、ドレイン領域)を介することなく、シリサイド 層を介して半導体膜とソース・ドレイン電極とが接合し た薄膜トランジスタである。ソース・ドレイン電極は、 シリサイド層上に配設するようにすればよい。 イド層が半導体膜の第2の領域の端面まで被覆している ため、多数キャリアのみならず、半導体膜のゲート電極 と対向する側に押しつけられる少数キャリアも収集され る。このため、本発明の薄膜トランジスタにおいては多 数キャリアによる電流と少数キャリアによる電流とによ り疑似的にバイポーラ動作するものである。また前記半 導体膜の前記第2の領域の前記ゲート絶縁膜側の面の前 記シリサイド層と隣接する領域、または前記半導体膜の 第2の領域の第1の領域と離間した領域にn型不純物、 あるいはp不純物を添加するようにしてもよい。不純物 を添加することにより少数キャリアをブロックするよう

【0031】請求項2に記載の本発明の薄膜トランジスタは、イントリンシックな多結晶質シリコンからなる第1の領域および前記第1の領域を挟むように配設された第2の領域と、不純物が添加された前記多結晶質シリコンからなり、前記第2の領域の外側から前記第1の領域とを有する半導体膜と、前記半導体膜の前記第1の領域および前記第2の領域上に配設されたゲート絶縁膜と、前記が一ト絶縁膜と、前記が一ト絶縁膜の前記第1の領域と対向するように配設されたゲート電極と、前記半導体膜の前記第3の領域の前記ゲート絶縁膜側の面と端面とを覆うように配設されたシリサイド層とを具備したことを特徴とする。ここで、第1の領域は例えばチャネル領域であり、第3の領域は例えばコンタクト領域であり、第2の領域は例えばオフセット領域である。

にすれば、例えばСМОSを形成することもできる。

【0032】請求項3に記載の本発明の薄膜トランジスタは、イントリンシックな多結晶質シリコンからなる第1の領域と、第1の濃度で不純物が添加された前記多結晶質シリコンからなり、前記第1の領域を挟むように配設された第2の領域と、前記第1の濃度よりも大きい第

2の過度で前記不純物が添加された前記多結晶質シリコンからなり、前記第2の領域の外側から前記第1の領域を挟むような第3の領域とを有する半導体膜と、前記半導体膜の前記第1の領域および前記第2の領域上に配設されたゲート絶縁膜と、前記ゲート絶縁膜上を介してているように配設第1の領域と対向するように配設されたゲート電極と、前記半導体膜の前記第2の領域および前記第3の領域の前記ゲート絶縁膜側の面と端とを特徴とする。ここで、第1の領域は例えばチャネル領域であり、第3の領域は例えばコンタクト領域であり、第2の領域は例えばLDD領域である。

【0033】上述した本発明の薄膜トランジスタはチャ ネル領域としてイントリンシックな多結晶シリコンから なる半導体膜を用いたものであるが、チャネル領域に不 純物が添加された半導体膜を用いるようにしてもよい。 請求項4に記載の本発明の薄膜トランジスタは、約1× 10''cm'~約5×10''cm'の不純物が添加され た多結晶質シリコンからなり、第1の領域と、前記第1 の領域を挟むような第2の領域とを有する半導体膜と、 前記半導体膜上を覆うように配設され、前記半導体膜の 第2の領域に開口部を有するゲート絶縁膜と、前記ゲー ト絶縁膜を介して前記半導体膜の前記第1の領域と対向 するように配設されたゲート電極と、前記半導体膜の前 記第2の領域の前記ゲート絶縁膜の開口部に対応する領 域に配設されたシリサイド層と、前記シリサイド層を介 して前記半導体膜と接合したソース・ドレイン電極とを 具備したことを特徴とする。 この薄膜トランジスタは いわゆるチャネルドープした半導体膜を用い、この半導 体膜とソース・ドレイン電極とをシリサイド層を介して 30 半導体膜に添加された不純物の 接合したものである。 単位体積あたりの濃度は約1×10'6cm3~約5×1 0''cm'と低濃度になっている。このような低濃度の 不純物添加は、例えば、多結晶質シリコン半導体膜の先 駆膜となるアモルファス半導体膜をCVD法などにより 成膜する時にp型不純物あるいはn型不純物を材料ガス に混合して形成するようにしてもよい。またイオンドー ピング法等により半導体膜の一部に不純物を添加した 後、ELA法などにより不純物を半導体膜全体に拡散さ せて低濃度にするようにしてもよい。

【0034】図24、図25は本発明の薄膜トランジスタの構造の例を概略的に示す図である。図24はイントリンシックな多結晶質シリコンからなる半導体膜とソース・ドレイン電極とをシリサイド層により接合させた薄膜トランジスタである。この薄膜トランジスタは、少なくとも表面が絶縁性を呈する基板111と、基板111上に配設されたイントリンシックな多結晶質シリコンからなり、第1の領域112aと、第1の領域112aを挟むような第2の領域112bとを有する半導体膜112と、半導体膜112の第1の領域112aを覆うよう

に配設されたゲート絶縁膜113と、ゲート絶縁膜113を介して半導体膜112の第1の領域112aと対向するように配設されたゲート電極114と、半導体膜112の第2の領域112bのゲート絶縁膜113側の面と端面とを覆うように配設されたシリサイド層115と、シリサイド層15を介して半導体膜112と接合したソース電極117s、ドレイン電極117dとを具備したものである。

【0035】図25 (a) は半導体膜112にn型不純 10 物あるいはp型不純物を添加したソース・ドレイン領域 とソース・ドレイン電極とをシリサイド層により接合さ せた薄膜トランジスタである。この薄膜トランジスタ は、少なくとも表面が絶縁性を呈する基板111と、基 板111上に配設されたイントリンシックな多結晶質シ リコンからなる第1の領域112aおよび第1の領域1 12aを挟むように配設された第2の領域112cと、 不純物が添加された多結晶質シリコンからなり、第2の 領域112cの外側から第1の領域112aを挟むよう に配設された第3の領域112bとを有する半導体膜1 12と、半導体膜112の第1の領域112aおよび第 2の領域112c上に配設されたゲート絶縁膜113 と、ゲート絶縁膜113を介して前記半導体膜112の 第1の領域112aと対向するように配設されたゲート 電極114と、半導体膜112の第3の領域112bの ゲート絶縁膜113側の面と端面とを覆うように配設さ れたシリサイド層115と、シリサイド層15を介して 半導体膜112と接合したソース電極117s、ドレイ ン電極117dとを具備したものである。すなわち、第 2の領域112bはノンドープのオフセット領域であ り、ソース・ドレイン電極117s、117dは不純物 が添加された半導体膜とシリサイド層を介して接合して いる。

【0036】図25 (a) はオフセット領域を有しない 構造であり、図25(b)はオフセット領域の代わりに 低濃度で不純物を添加したLDD領域を備えた構造であ る。すなわち図25(b)薄膜トランジスタは、少なく とも表面が絶縁性を呈する基板111と、基板111上 に配設されイントリンシックな多結晶質シリコンからな る第1の領域112aと、第1の濃度で不純物が添加さ れた多結晶質シリコンからなり、第1の領域112aを 40 挟むように配設された第2の領域112cと、第1の濃 度よりも大きい第2の濃度で不純物が添加された多結晶 質シリコンからなり、第2の領域112cの外側から第 1の領域112aを挟むような第3の領域112bとを 有する半導体膜112と、半導体膜112の第1の領域 112 a および第2の領域112 c 上に配設されたゲー ト絶縁膜113と、ゲート絶縁膜113を介して半導体 膜112の前記第1の領域112aと対向するように配 設されたゲート電極114と、半導体膜112の第2の 領域112cおよび第3の領域112bのゲート絶縁膜 50

20

113側の面と端面とを覆うように配設されたシリサイ ド層115と、シリサイド層15を介して半導体膜11 2と接合したソース電極117s、ドレイン電極117 d とを具備したものである。

【0037】請求項5に記載の本発明の接合構造は、イ ントリンシックな多結晶質シリコンからなる半導体膜 と、前記半導体膜上に配設されたシリサイド層と、前記 シリサイド層上に配設された電極とを具備したことを特 徴とする。すなわち本発明の接合構造は、イントリンシ ックな多結晶質シリコンからなる半導体膜と電極との接 合を、n型半導体層あるいはp型半導体層などのコンタ クト層を介することなく、シリサイド層を介して実現し たものである。このような構成を採用することにより、 例えばpoly-Si、μc-Siなどの多結晶質シリ コンを半導体膜とした薄膜トランジスタなどの半導体素 子を形成する際に、不純物イオンの打ち込みや、活性化 を行う必要がなくなる。このためプロセス温度を低くす ることができ、安価なガラス基板、樹脂基板などを用い ることができる。また生産性も大きく向上する。

【0038】請求項6に記載の本発明の接合構造は、イ ントリンシックな多結晶質シリコンからなる第1の層 と、前記第1の層上に配設され p型不純物または n型不 純物が添加された前記多結晶質シリコンからなる第2の 層とを有する半導体膜と、前記半導体膜の前記第2の層 上に配設され、前記p型不純物または前記n型不純物が 添加されたたシリサイド層と、前記シリサイド層上に配 設された電極とを具備したことを特徴とする。請求項5 に記載の接合構造では、不純物を添加したいわゆるコン タクト層を介することなくシリサイド層を介して半導体 膜と電極とを接合したものであるが、請求項6に記載の 本発明の接合構造は半導体膜とシリサイド層とに不純物 を添加したものである。上述のように本発明者らはイン トリンシックな多結晶質半導体膜と電極との接合をシリ サイド層により形成できることを見い出だした。したが って、不純物の活性化は行わなくともよいが、例えば多 結晶質シリコンと金属とを反応させてシリサイド層を形 成する際の温度範囲内であれば、半導体膜中の不純物イ オンも併せて活性化するようにしてもよい。このように することによりシリサイドによる低抵抗化の効果と、添 加された不純物による低抵抗化の効果を得ることができ る。シリサイド層および半導体膜に不純物イオンを添加 するためには、例えば多結晶質シリコン上にシリサイド 層を形成し、この後不純物イオンを注入法、ドーピング 法などにより添加するようにすればよい。このとき、シ リサイド層中の金属原子がドーパントによりノックオン された半導体膜にたたき込まれるため、多結晶質シリコ ンからなる半導体膜とシリサイド層との界面との界面特 性が向上する。また、不純物のドープは、シリサイドを 形成した未反応の金属層が半導体膜上に残した状態で行 うようにしてもよい。このような構成を採用することに 50

より、多結晶質シリコンを半導体膜に用いた薄膜トラン ジスタの製造プロセスの最高温度を低温化することがで きる。すなわち、多結晶シリコンを半導体膜に用いた薄 膜トランジスタの製造プロセス温度の最大値を決めてい たn' 半導体層、p' 半導体層、n 半導体層等のコン タクト領域にドープした不純物を従来のように十分に活 性化する必要がなくなる。また従来のように大量の不純 物を導入する必要もなく、導入した不純物を活性化しな くとも良好な接合が得られる。

【0039】また、多結晶シリコンを用いた薄膜トラン ジスタにおいて、ゲート絶縁膜とゲート電極パターンが 同ーパターンで前記多結晶シリコン覆うように形成さ れ、ソース・ドレイン領域として露出している前記多結 晶シリコンの上面および側面をシリサイドで覆うように してもよい。また多結晶シリコン膜のソース・ドレイン 領域をテーパー形状にするようにしてもよい。またシリ サイドの膜厚方向(半導体膜の表面とほぼ垂直な方向) に電気的に活性な不純物を導入するようにすればよい。

このような構成を採用することにより、製造プロセス

の低温化を実現することができる。液晶表示装置に応用 する場合、プロセス温度の低温化に伴い、安価なガラス 基板を用いることか可能となる。また、ガラスの変形を 小さくすることができるので、合わせ精度の厳しい装 置、例えは髙精細な液晶表示装置などを製造する場合、 ミスアライメントを防止することができる。更に、n⁺ 層、p'層を作成する為に必要な高価なドーピング装置 を必要としないため、製造設備を簡略することができ る。活性化のように制御の困難なプロセスを用いること がないので、再現性に優れた素子を作成することができ る。上述したように、本発明に依って、薄膜半導体素子 およびその応用製品の低コスト化を図ることができる。 【0040】また本発明においては、少なくとも表面が 絶縁性を呈する基板上に、多結晶質半導体膜をチャネル にもつ薄膜トランジスタにより形成された液晶表示装置 において、n型トランジスタのソース・ドレイン領域の コンタクト部分をシリサイド層で形成するようにしても よい。また、シリサイド層で形成されたソース・ドレイ ン領域をもつn型トランジスタは、ライト・ドープ・ド レイン(LDD)領域または非ドーブのオフセット領域 の何れかを有するようにしてもよい。さらに、p型トラ ンジスタのソース・ドレイン領域にはシリサイドが形成 せず、n型薄膜トランジスタのみに選択的にシリサイド 層を配設するようにしてもよい。 また該n型トランジ スタのライト・ドープ・ドレイン(LDD)領域または 非ドープのオフセット領域、およびp型トランジスタの ソース・ドレイン領域を覆う酸化膜にn型の不純物をド ーピングするようにしてもよい。またゲート絶縁膜(ゲ ート酸化膜)中にドーピングされたn型の不純物濃度 が、ゲート絶縁膜の少なくとも一部の領域では1×10 ''cm'以上にするようにしてもよい。また、n型トラ

2 (b)).

エキシマーレーザーを照射して瞬間的に溶融、再結晶化 させ多結晶シリコン(poly-Si)からなる半導体 膜12を形成する(図2(a))。エキシマーレーザー の照射パワーを考慮すると、a-Si半導体膜12iの 膜厚は約20nm~150nm程度に設定することが望 ましい。ついで、多結晶シリコンからなる半導体膜12 を素子分離のためパターニングする。パターニングされ た半導体膜12の上に例えばシリコン酸化物(SiO x) などからなるゲート絶縁膜13を例えばPECVD 法(Plasma Enhanced CVD)、EC R法などにより成膜し、つづいて例えばMo、Ta、 W、Alまたはこれらの合金等のゲート電極材料からな

る金属薄膜14iをスパッタ法などにより堆積する(図

ンジスタの形成において、ゲート電極をパターニング し、次にn型不純物をライト・ドープし、次にソース・ ドレイン上の酸化膜をドライプロセスでエッチングし、 次にn型不純物をヘビー・ドープし、次にシリサイドを 形成すべく金属を形成し、次にアニールし、次に未反応 金属をエッチングするようじしてもよい。さらに、前述 のn型トランジスタの形成において、ゲート電極をパタ - ニングし、次にn型不純物をライト・ドープし、次に ソース・ドレイン上の酸化膜をドライプロセスでエッチ ングし、次にシリサイドを形成すべく金属を形成し、次 10 にn型不純物をヘビー・ドープし、次にアニールし、次 に未反応金属をエッチングするようにしてもよい。ま た、n型トランジスタの形成において、ゲート電極をパ ターニングし、次にn型不純物をライト・ドープし、次 にソース・ドレイン上の酸化膜をドライプロセスでエッ チングし、次にシリサイドを形成すべく金属を形成し、 次にアニールし、次に未反応金属をエッチングし、次に n型不純物をヘビー・ドープし、次にアニールするよう にしてもよい。

【0045】そして金属薄膜14iにレジストを塗布 し、フォトリソグラフィー法によりパターンを形成し、 RIE法(反応性イオンエッチング法)等の異方性エッ チングにより所定の形状にパターニングしてゲート電極 14を形成する。図4はゲート電極14とpoly-S i 半導体膜12との関係を説明するための図である。図 4 (a) に示すように、ゲート電極14の幅はpoly - Si 半導体膜12の幅Wよりも大きくなるようにパタ ーニングする。このようにすることによりシリサイド層 15によるソース・ドレイン間の短絡を防止することが

[0041]

に説明する。

【発明の実施の形態】以下に本発明についてさらに詳細

40

【0046】さらにパターニングしたゲート電極14を マスクとしてゲート絶縁膜13をエッチングする。ゲー ト絶縁膜13はゲート電極14とほぼ同一形状にパター ニングされる。このエッチングは例えば、CHF」をエ ッチングガスとしたRIE法などにより行うようにすれ ばよい。

【0042】 (実施形態1) 図1は本発明の薄膜トラン ジスタの構造の例を概略的に示す断面図である。この薄 膜トランジスタはMOSFET構造を有しており、ガラ スからなる基板11と、基板上に配設されたイントリン シックな多結晶シリコン(poly-Si)からなり、 第1の領域12aと、第1の領域12aを挟むような第 2の領域12bとを有する半導体膜12と、半導体膜1 2の第1の領域12aを覆うように配設されたゲート絶 30 縁膜13と、ゲート絶縁膜13を介して半導体膜12の 第1の領域12aと対向するように配設されたゲート電 極14と、半導体膜12の第2の領域12bのゲート絶 縁膜13側の面と端面とを覆うように配設されたシリサ イド層15とを具備している。また、ゲート電極14を 覆うように層間絶縁膜16が配設され、この層間絶縁膜 16に配設されたコンタクトホールを介してソース電極 17s、ドレイン電極17dがシリサイド層と接続して いる。すなわち、ソース電極17gとドレイン電極17 dとは、シリサイド層15をコンタクト層として半導体 膜12と接合している。すなわち、イントリンシックな 半導体膜12とシリサイド層15とはショットキー型の 接合を形成しており、コンタクト層としてドーピング層 は配設していない。

【0047】この段階では、poly-Si半導体膜1 2の第1の領域12a上にゲート絶縁膜13、ゲート電 極14が積層成膜されており、半導体膜12の第2の領 域12bは露出している。

【0043】図2、図3は図1に例示したような構成を 有する本発明の薄膜トランジスタの製造方法の例を説明

【0048】ついで、ゲート電極14の上側から花12 上に、例えばMo、Ta、Al、W、Ni等の金属薄膜 15iをスパッタ法、CVD法などにより堆積し、約2 00℃~400℃程度に加熱してpoly-Si半導体 膜12と反応させることによりシリサイド層15を形成 する(図2(c))。

するための図である。 【0044】まずガラスなどの基板11上にプラズマ励 起化学気相堆積法(PECVD法)などによりa-Si

半導体膜12iを堆積し、例えばKrFレーザーなどの

【0049】シリサイド層15を形成した後、未反応の 金属薄膜15iを除去する。このとき未反応の金属薄膜 15 i は除去されるが、シリサイド層15は残留する (図3(d))。半導体膜12を素子分離のため島状に パターニングした後にシリサイド層15を形成するた め、シリサイド層15はpoly-Si半導体膜12の 第2の領域12bの上面および端面を覆うように形成さ れる。また、図4に示したように、ゲート電極14をp ο l y - S i 半導体膜 1 2 の幅Wに比べ大きく形成して

16

いるので、第1の領域12aにはシリサイドが形成されることがなく、したがってシリサイドによる電流リークを防止することができる。

【0050】次に、ゲート電極14の上側から層間絶縁膜16堆積し、ソース・ドレイン電極を配設するためのコンタクトホール17hを形成する(図3(e))。層間絶縁膜16は、例えばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、あるいはこれらの積層膜を例えばPECVD法などにより形成するようにすればよい。層間絶縁膜16にソース電極17s、ドレイン電極17dおよびゲート電極引き出し線を配設するためのコンタクトホールを形成するためには、例えば前述したような酸化膜のエッチングと同様の方法を用いるようにしてもよい。

【0051】そして、ソース・ドレイン電極材料を堆積、パターニングしてソース電極17s、ドレイン電極17d、およびゲート電極14の図示しない引き出し線を形成する。ソース電極17s、ドレイン電極17dおよびゲート電極14の図示しない引きだし線の構成材料としては、例えば、A1、Mo、Ta、Cuまたはこれらの合金を用いるようにすればよい。

【0052】ソース電極17s、ドレイン電極17dはコンタクトホール17hを介してシリサイド層15と接続される。

【0053】図1に例示した本発明の薄膜トランジスタは不純物を添加したドープ層を有しておらず、コンタクト層としてシリサイド層15を用いたものであるが、シリサイド層15は半導体膜12の上面(ゲート電極側の面)だけでなく、第2の領域の端面も覆うように配設されている。また、ゲート電極14の端とシリサイド層15の内側の端とは平面的に一致している。

【0054】poly-Si半導体膜12の第2の領域,12bの端面にシリサイド層15が配設されていることにより、本発明の薄膜トランジスタにおいては、多数キャリアによる電流と少数キャリアによる電流とを得ることができる。このように、擬似的なバイポーラ動作をさせるためには半導体膜12の第2の領域12bの端面にシリサイド層15を形成することが必要である。

【0055】 (実施形態2) 図5は例えば図1に例示したような構成を有する本発明の薄膜トランジスタの動作を説明するための図である。

【0056】例えば、nチャネル動作をさせる場合を考える。ゲート電極14に正の電位が与えられると、半導体膜12とゲート絶縁膜13との界面に電子が誘起され、ソース・ドレイン電極間を流れる。一方、正孔はゲート電極12の電位によって半導体膜12の基板11側の界面に押し付けられる。本発明の薄膜トランジスタでは、ドレインからソースへ向う正孔は、半導体膜12の第2の領域12bの端面にシリサイド層15が形成されているためにソース電極により収集される。このような50

正孔は、シリサイド層15が半導体膜12の第2の領域12bの端面に形成されていない限り収集されることはない。

【0057】 pチャネル動作をさせる場合には、nチャネル動作の場合とは逆に、正孔が半導体膜12とゲート 絶縁膜13との界面に誘起され、電子が半導体膜12の基板11側に押し付けられることになる。電子流の収集のためには半導体膜12の第2の領域12bの端面にシリサイドを形成することが必要となる。このようにシリサイド層15をpoly-Si半導体膜12の第2の領域12bの端面にも形成することにより、多数キャリアだけでなく少数キャリアによる電流も得ることができる。

【0058】 poly-Siからなる半導体膜上に形成されるシリサイドの抵抗率は、約数十 $\sim100\mu\Omega$ cm程度である。このように極めて低い抵抗率はa-Si半導体膜を用いたシリサイドでは得ることはできない。例えばa-Si半導体膜とMoとのシリサイドのシート抵抗は約 $10k\Omega/sq$ であるのに対し、a-Si半導体膜とMoとのシリサイドのシート抵抗は約 $10k\Omega/sq$ と極めて低く、一般的に 10° のオーダーでシート抵抗が相違する。さらにa-Si半導体膜では少数キャリアは殆どないから、少数キャリアによる電流を考慮する必要はい。

【0059】また、結晶シリコン素子では、図2(b)で説明したように半導体膜を島状に形成することが出来ないので、半導体膜の端面にシリサイド層を形成することが困難である。したがって、この技術は多結晶シリコン薄膜トランジスタに特有な構造であると言える。

【0060】このように、poly-Si半導体膜のシリサイド層をコンタクト層として用いることにより、従来のようにn'半導体層やp'半導体層を用いることなく薄膜トランジスタを構成することができ、不純物イオンのドープや、ドープした不純物イオンの活性化などの熱負荷の大きな工程を用いる必要がない。したがって、ガラス、樹脂といった基板上に薄膜トランジスタを形成することができる。また生産性も向上することができる。

【0061】(実施形態3)図6は本発明の薄膜トラン40 ジスタの別の例を説明するための図であり、例えば図1に例示したような本発明の薄膜トランジスタの半導体膜12の端面をテーパー形状にしたものである。

【0062】多結晶質シリコン膜12の端面をテーパー形状にすることにより、正孔のライフタイムに比べて移動すべき経路長が長くなり、少数キャリアが半導体膜の膜厚方向に横切ることに起因する抵抗成分を低減することができる。したがって、電流を大きくすることができ、薄膜トランジスタの電流電圧特性を向上することができる。

【0063】図7はこのような半導体膜12のコンタク

2.0

50

18

ト部のテーパーを作成する方法の例を説明するための図 である。例えば、多結晶シリコンからなる半導体膜12 を島状にパターニングする際に(図2(b)参照)、エ ッチング条件を適当に選び、図7(a)のようにテーパ ーを作成するようにすればよい。あるいは、図2(b) の段階では多結晶シリコンからなる半導体膜12を島状 にパターニングせず、ゲート絶縁膜13およびゲート電 極14をパターニングした後、レジスト21を塗布し (図7 (b))、多結晶シリコン膜12をエッチングす る際にテーパーを形成するようにしてもよい。

【0064】 (実施形態4) 実施形態1、実施形態2に 例示したような本発明の薄膜トランジスタはバイポーラ 動作をするから、CMOS(Complemental y MOS)を形成することができない。ここでは、シ リサイド層を熱的に形成するだけでなく、不純物をドー ピングすることにより少数キャリアのプロック層を形成 して例について説明する。

【0065】上述した本発明の薄膜トランジスタは、ゲ ート電極電位が正の領域では電子が多数キャリアとして ソース・ドレイン間を流れ、ゲート電極電位が負の領域 では正孔が多数キャリアとして流れる。このような2つ の素子を組み合わせたとしても、負荷抵抗型のインバー タしか作成することができない。負荷抵抗型インバータ ーは消費電力が大きく、例えば液晶表示装置のように低 消費電力が求められる装置へ応用することは極めて困難 である。

【0066】図8は、本発明の薄膜トランジスタをCM OSに適用する場合の製造方法の例を説明するための図 である。この図8(a)は実施形態1で説明した本発明 の薄膜トランジスタの製造例の図2(c)に相当する工 程を示している。シリサイド層15は多結晶質シリコン からなる半導体膜12とこの半導体膜上に堆積した金属 層15 i との化学的な反応に起因して形成される。この 化学的反応を促進する方法として加熱がある。この例で は、熱を加えるだけでなく、多結晶シリコン膜12と金 属薄膜15iの接している部分にP(リン)またはB

(硼素) などの、n型またはp型の半導体を形成するこ とのできる不純物をドーピングしている。ドーピングさ れる不純物イオンは加速されエネルギーを有しているか ら、不純物は多結晶シリコンと金属薄膜の接している部 40 ターンニングする(図9(c))。 分にドーピングされるだけでなく、不純物の運動エネル ギーが半導体膜12にトランスファーされ、シリサイド 層15の形成を一層促進することができる。また不純物 のドープをゲート絶縁膜を介して行う場合、ドーピング によりゲート絶縁膜の膜質も改善することができる。

【0067】このように、シリサイド層を形成するため に半導体膜12上に堆積した金属層15iを介して不純 物イオンを添加した本発明の薄膜トランジスタは、半導 体膜12のコンタクト領域の一部に薄いドープ層12 s、12dを有している(図8(b))。またシリサイ

ド層15にも半導体膜12に添加されたものと同じ不純 物が添加されることになる。ドーピング層705がn型 かp型かによつて、得られる薄膜トランジスタはそれぞ れn型半導体素子およびp型半導体素子となる。

【0068】シリサイド層15は一般に半導体膜とある 電気的な障壁を持って接合されるので、シリサイド層の 構成金属を選択することによってキャリアをブロックす ることができる。したがって、例えば図29に例示した 従来の薄膜トランジスタのように半導体膜のコンタクト 10 領域全体にドーピング層を形成する必要はない。

【0069】このように本発明の薄膜トランジスタは、 バイポーラ動作するだけでなく、コンタクト領域にn型 不純物あるいはp型不純物をドーピングすることによ り、ドーピングする不純物の種類によってn型の素子、 p型の薄膜トランジスタを得ることができる。しかも、 従来の薄膜トランジスタのように活性化に高温を必要と したn'層、p'層を形成する必要がない。したがって 薄膜トランジスタの特性を向上するだけでなく、安価な ガラス基板、樹脂基板を用いることができ、生産性を向 上することができる。

【0070】図9、図10、図11、図12は本発明の 薄膜トランジスタをCMOSに適用する場合の製造方法 の例を説明するための図である。ここでは基板11の第 1の領域11aにn-ch薄膜トランジスタを形成し、 第2の領域11bにp-ch薄膜トランジスタを形成す る例を説明する。

【0071】前述同様、基板11上にa-Si半導体膜 を成膜し、ELA法などにより溶融再結晶化して多結晶 質シリコンからなる半導体膜12を形成し、さらにこの p-Siを半導体膜をパターニングする(図9 (a)).

【0072】つぎにパターニングした半導体膜12上に ゲート絶縁膜13を成膜し、さらにゲート電極材料から なる金属薄膜14iを成膜する。ゲート絶縁膜としては 例えばシリコン酸化膜を、またゲート電極材料としては 例えばアルミニウムを用いるようにしてもよい (図9 (b)).

【0073】ついで、フォトエッチング工程により、金 属薄膜14i、ゲート絶縁膜13を同一のパターンにパ

【0074】そして、露出した半導体膜12を覆うよう にシリサイド形成のための金属層15iを成膜する。金 属層15iを成膜後、加熱して半導体膜12と反応させ シリサイド層15を形成する(図10(d))。

【0075】さらに、n-ch薄膜トランジスタを形成 するため、第1の領域11aに成膜した金属層15i を、半導体膜12上に形成したシリサイド層15の一部 が露出するようにパターニングする。第2の領域11b の金属層15iはすべて残しておく。この状態でイオン ドーピング法あるいはイオン注入法などにより例えばP

40

20

(リン) などの n 型不純物不純物を添加する。シリサイ ド層15を形成するために成膜した金属層15 i がマス クとなり、第2の領域11bの半導体膜12の露出した 部分に選択的に不純物イオンが添加されソース領域12 s、ドレイン領域12dが形成される(図10 (e)).

【0076】この後、第2の領域11bにp-ch薄膜 トランジスタを形成するために、さらに金属層15sを 成膜して、第1の領域11a、第2の領域11bの全体 を被覆する(図10(f))。

【0077】ついでパターニングと選択エッチングによ り第2の領域111bのみ金属層15i、金属層15sを 除去する。第1の領域11aには残しておく。このよう な選択的なパターニングは、金属層15iおよび金属層 15sとして例えばMoを用い、ゲート電極14として 例えばAIを用い、さらにこれらをCF、などを用いた ケミカルドライエッチング行うことによって行うことが できる。

【0078】この状態で、イオンドーピング法あるいは イオン注入法などにより例えばB(砌素)などのp型不 純物不純物を添加する。金属層15ⅰ、金属層15sが マスクとなり、第1の領域11aには不純物は導入され ずに、第2の領域11bの半導体膜12の露出した部分 に選択的に不純物イオンが添加されソース領域12e、 ドレイン領域12 f が形成される(図11 (g))。こ のような工程によりオフセットを有するn-ch薄膜ト ランジスタのコンタクト領域とp-ch薄膜トランジス タのコンタクト領域を形成することができる。 後、金属層15iおよび金属層15sを除去し(図11 (h))、層間絶縁膜16を堆積すし、n-ch薄膜ト ランジスタのコンタクト領域とp-ch薄膜トランジス タのコンタクト領域とのコンタクトホール16hを形成 する。(図11i)。

【0079】そして例えばアルミニウムなどの電極材料 を堆積して所定のパターンにパターニングすることによ りソース電極17s、ドレイン電極17dを形成する (図12(j))。この後形成するCMOS回路に応じ てソース・ドレイン電極、ゲート電極の接続を行えばC MOS回路を形成することができる。

【0080】なお、この例ではソース電極17s、ドレ イン電極17 dは、n-c h 薄膜トランジスタの半導体 膜12のソース領域12s、ドレイン領域12dとシリ サイド層を介して接合する例を説明したが、例えば図1 2 (k) に例示するようにイントリンシックな半導体膜 12とシリサイド層15を介して接合するようにソース ・ドレイン電極を配設するようにしてもよい。

【0081】本発明では多結晶質シリコンを用いた薄膜 トランジスタのコンタクト部に、活性化に高温を必要と し生産性を律速していたn'層やp'層を用いず、シリ サイド層を採用することで、製造プロセスの低温化を実 50

現することができる。さらに、n'層やp'層を作成す るために必要な高価なドーピング装置を必要としないた め、製造設備を簡略化することもできる。また n'層や p 層の活性化のように制御の困難なプロセスが不要と なるので、特性が均一で再現性に優れた薄膜トランジス 夕を提供することができる。とくに薄膜トランジスタを 多数用いた装置を製造する場合には、装置の特性、生産 性を大きく向上することができる。このように本発明に よれば薄膜トランジスタの特性を向上するだけでなく、 10 安価なガラス基板、樹脂基板を用いることができ、また 生産性を向上することができる。

【0082】(実施形態5)図28に示した通り不純物 の活性化工程を改善することのみでは、プロセスの低温 化と半導体膜のシート抵抗の十分な低減を両立すること は困難である。

【0083】そこで、本発明では多結晶質シリコンから なる半導体膜とソース・ドレイン電極との接合部にシリ サイド層を配設することによる抵抗低減を図っている。 上述のように本発明の薄膜トランジスタはイントリンシ ックな多結晶質シリコン半導体膜とシリサイド層との間 にショットキー型の接合構造を形成して低抵抗化し、こ のシリサイド層を介して半導体膜とソース・ドレイン電 極とを接続することができるものであるが、さらにソー ス・ドレイン領域の半導体膜に不純物を添加するように してもよい。このような構成を採用することにより、シ リサイド層による低抵抗化への寄与と、不純物の添加に よる低抵抗化への寄与とを輻輳的に用いて薄膜トランジ スタを構成することができる。したがって、従来よりも 不純物濃度を低くすることができ、また活性化も低温で 30 行えるようになる。

【0084】シリサイド層を用いた場合のプロセス・フ ローの概要は以下のようになる。図13、図14は本発 明の薄膜トランジスタの製造方法の別の例を説明するた めの図である。多結晶質シリコン膜12の形成、ゲート 絶縁膜13の成膜、ゲート電極14のパターニングまで は、前述同様である。ここではゲート絶縁膜13として はシリコン酸化膜(SiOx)をプラズマCVD法によ り成膜した。なおこの例ではガラス基板11上にアンダ ーコート層として、シリコン窒化膜(SiNx)11n とシリコン酸化膜(SiOx)11oとを成膜してから 半導体膜12を成膜、パターニングしている(図13 (a)、図13(c))。また、半導体膜12のパター ニング後、例えばn-ch薄膜トランジスタとなる領域 の半導体膜のみをレジストで被覆して、p-ch薄膜ト ランジスタとなる半導体膜12に低い加速電圧で低濃度 の不純物を導入するようにしてもよい(図13(b)参

【0085】ゲート電極となる金属薄膜14iをパター ニングして、p-ch領域の半導体膜12のソース領域 12 e、ドレイン領域12にゲート絶縁膜13スルーで

例えば B (硼素) などの p 不純物をイオンドーピング 法などにより添加する (図 1 3 (d))。この時のイオンドーピング条件は、ゲート絶縁膜 1 3 を介して行うため、約 5 0 k e V程度の加速エネルギーを必要とし、ドーズ量としては 2×10^{14} c m ⁷程度を要する。

【0086】次に、n-ch領域のゲート電極14をバターニングし、このゲート電極14をマスクとしてionドーピング法などにより、LDD(Light'lydoped drain)領域12cとソース領域12s およびドレイン領域12dへのn-不純物の添加を行う。この時のイオンドーピング条件は、加速電圧約80keV、ドーズ量3×10''cm''程度である(図14(e))。

【0087】次にLDD領域12cをオフセットした状態でゲート絶縁膜13をエッチングし、n-ch薄膜トランジスタのソース領域12s、ドレイン領域12dの上のゲート絶縁膜をエッチングする。その状態でイオンドーピング法によりn型不純物をヘビードープする。この時のイオンドーピング条件はゲート絶縁膜13スルーではないので、低加速の約10keV程度の加速電圧とし、ドーズ量は1×10"cm⁻¹程度に設定した。このとき、n-ch薄膜トランジスタのLDD領域12c、およびp-ch薄膜トランジスタのソース領域12e、ドレイン領域12fにはゲート絶縁膜13が存在するため、n¹ 不純物のイオンドーピングのドーパントはそこで阻止される。したがって薄膜トランジスタの特性には影響しない(図13(f))。

【0088】次に、n-ch領域、p-ch領域全面に、シリサイドを形成するための例えばMoなどの金属層15iを堆積し、約350℃~400℃程度の温度で1時間から数時間のアニールを行う。この工程では、半導体膜12に添加されたドーパント不純物が活性化されると同時に、多結晶質シリコンからなる半導体膜12と金属層15iとが接している領域でシリサイド層15が反応形成される(図13(g))。

【0089】その後、未反応の金属層15iを例えばCMK-201などの混酸と水の混合溶液でエッチングして、n-ch薄膜トランジスタソース領域12s、ドレイン領域12d上とその端面に形成されたシリサイドのみを残す(図13(h))。この後層間絶縁膜を成膜し、コンタクトホールを形成し、ソース・ドレイン電極を形成すればn-ch薄膜トランジスタ、p-ch薄膜トランジスタを形成することができる(実施形態4参照)。

【0090】ここで例示した製造プロセスの幾つかのポイントを順を追って説明する。

【0091】まず、p' 領域12e、12fを形成する ランジスタイオンドーピングに関しては、イオンドーピング直前に の不純物 が かっというでは、 できる。 でイオンドーピングを行い、後にPMOS薄膜トランジ 50 ができる。

スタのS/D領域もシリサイド化する方法も考えられる。しかしながら、半導体膜のソース・ドレイン領域とゲート電極とのリーク発生が頻発してしまうため、製造プロセスとしては適さないことがわかった。またPMOS薄膜トランジスタのソース・ドレイン領域にもシリサイド層を配設する場合には、PMOS薄膜トランジスタではキャリア移動度が小さく、素子劣化も少ないため、LDD構造にする必要性はない。同時に、この移動度の小ささ故に、ソース・ドレイン間の抵抗の制約も緩いため、シリサイド化する必要もない。

【0092】次にLDD領域12cに関してであるが、このLDD領域12cをノン・ドープのオフセット領域としてもよい。ポイントは先にも示した通り、ゲート電極14と比較して、ソース・ドレイン方向(キャリアの移動方向)に大きくなるようにゲート絶縁膜13を残すことにある。このような構成を採用することにより、前述したようにゲート電極と半導体膜のソース・ドレイン領域と間のリークを抑制することができる。

【0093】次にn'領域の形成に関してであるが、まずドーズ量に関しては、先には1×10''m''程度を必要とするとしたが、シリサイド層15によりかなりの低抵抗化を達成することができる、ドーピングによる低抵抗化の制約は極めて緩いものとなる。したがって、タクト等を考慮した場合、より低ドーズの不純物を添加すればよい。

【0094】さらに、n'イオンドーピング際、LDD 領域およびPMOS薄膜トランジスタのソース・ドレイ ン上のゲート絶縁膜にP(リン)あるいはAs(ひ素) 等のn型不純物が添加されることになるが、この添加に より薄膜トランジスタの特性が向上することがわかっ た。これは、n' イオンドーピングより前に行われるL DD領域、およびPMOS薄膜トランジスタのソース・ ドレイン領域形成時のイオンドーピングは高い加速電圧 で行われるため、ゲート絶縁膜に大きなダメージを与え てしまう。 n ′ イオンドーピングでは、このゲート絶縁 膜に低加速条件でのマイルドなドーピングが行われるた め、ドーパントがゲート絶縁膜のダメージを緩和するよ うに作用する。また、低温プロセスで形成されるゲート 絶縁膜は熱酸化膜と異なり、一般に密度も疎で特性も低 40 くなるが、シリコン原子と原子半径の若干異なるドーパ ント原子のドーピングが適度に欠陥を終端するように作 用し、膜質を向上することができる。

【0095】薄膜トランジスタにおいては、ドレイン端近傍は電界強度が強くなるため、最も良好な膜質を要求される。その意味で、LDD領域およびPMOS薄膜トランジスタのソース・ドレイン領域上のゲート酸化膜への不純物イオンの打ち込みによるゲート絶縁膜の高品質化により薄膜トランジスタの特性を大きく向上することができる。

【0096】また、イオンドーピング前の酸化膜エッチング工程はドライ工程で行うことが望ましい。ウエット工程ではサイドエッチングが進行してしまうため、LDD領域と半導体膜のソース・ドレイン領域土のゲート絶縁膜に「す」ができてしまう。このため、このゲート絶縁膜の「す」の部分がリークパスとなり、大きなリーク電流を招いてしまう。

【0097】次にシリサイド層を形成する金属である が、上述したMoに限ることはない。比較的低温でシリ サイド層を形成することができる金属としては、例え ば、Mg、Ca、Ti、V、Cr、Mn、Fe、Co、 Ni, Zr, Nb, Rh, Pd, Hf, Ta, W, I r、Pt等があり、いずれを用いるようにしてもよい。 【0098】また、金属層の成膜とn' イオンドーピン グ、およびアニールの順序であるが、前述した方法の他 に、(1) 金属層成膜/n イオンドーピング/アニー ルの順、また、(2)金属層成膜/アニール/n イオ ンドーピング/アニールの順が考えられる。(1)のプ ロセスでは金属層の膜厚および材料によってイオンドー ピング条件を見直す必要がある、(2)ではアニールエ 程が2回必要という短所はあるが、特性的には歩留まり に優れたデバイスを得ることができる。これは、金属層 15 i で覆った状態で不純物イオンをドーピングするこ とにより、ドーパントが金属原子をノックオンし、多結 晶質シリコンからなる半導体膜中に叩き込むため、半導 体膜と金属層(或いはシリサイド層)との界面特性を向 上することができるからである。

【0099】また、上述したようなプロセスの後には水素化工程がある。この工程は多結晶質シリコンからる半導体膜を用いた半導体素子には必須の工程である。この水素化工程は、層間絶縁膜16の成膜の前に行うようにしてもよいし、成膜後に行うようにしてもよい。層間絶縁膜を成膜する前に行うようにすればタクトタイムが短くなり生産性を向上することができる。また水素化工程を行う際には、NMOS薄膜トランジスタのソース・ドレイン領域はシリサイド層に、またNMOS薄膜トランジスタのLDD領域およびPMOS薄膜トランジスタのソース・ドレイン領域はゲート絶縁膜により保護されているため、水素化工程によるダメージを受けることはない。

【0100】このようにLDD領域あるいはノンドープのオフセット領域を有するNMOS薄膜トランジスタのソース・ドレインにシリサイド層を採用した接合構造を採用することにより、約400℃程度の加熱を上限とした製造プロセスで、薄膜トランジスタのソース・ドレイン抵抗を十分低減することができ、生産性を大きく向上することができる。また本発明の薄膜トランジスタはゲート絶縁膜の膜質が良好であり、ゲートリーク特性を向上することができる。

【 0 1 0 1 】 なおここではNMOS薄膜トランジスタと 50

PMOS薄膜トランジスタのうちNMOS薄膜トランジスタにのみシリサイドによる接合構造を採用した例について説明したが、前述のようにPMOS薄膜トランジスタにもシリサイドによる接合構造を適用するようにしてもよい。さらに、ここでは半導体膜のソース・ドレインに不純物を添加した例を説明したが、イントリンシックな多結晶質シリコンからなる半導体膜と、ソース・ドレイン電極とをシリサイド層のみにより接合する接合構造を採用するようにしてもよい。

10 【 0 1 0 2 】 (実施形態 6) つぎに本発明の薄膜トランジスタを画素部 - 駆動回路部 - 体型のアクティブマトリクス型液晶表示装置のアレイ基板に適用した例について、その製造プロセスについて説明する。

【0103】基板として、例えばコーニング社製1737ガラス等の非アニール基板を準備する。この基板上に、まず、SiNxからなるアンダーコート層11nを50nm、SiO2からなるアンダーコート層11nを100nmにわたりプラズマCVD法により成膜する。次に、やはりプラズマCVD法により厚さ約50nmのa-Si半導体膜を形成し、約500℃、1時間程度の脱水素アニールを行う。この熱アニールはパターニング前に行うため、基板のシュリンクの問題はない。脱水素を終えたa-Si半導体膜はエキシマ・レーザー・アニール法により約300mJ/cm のエネルギーで瞬時溶融、再結晶化させ、p-Si半導体膜12とする。

【0104】次にp-Si半導体膜12をパターニングし、ゲート絶縁膜13をプラズマCVD法で厚さ100 nmにわたり成膜する。さらに例えばMo-Ta合金などのゲート電極材料からなる金属薄膜14iをスパッタ法により成膜する。n型薄膜トランジスタとなる領域はゲート電極材料からなる金属薄膜14i全面覆ったまま、p型薄膜トランジスタとなる領域の金属薄膜14iパターニングした後、p-Si半導体膜12にp 不純物をイオンドーピング法により添加する。イオンドーピング法により添加する。イオンドーピング法により添加する。イオンドーピング条件は、水素希釈5%のB, H, ガスを原料ガスとして、RF放電でプラズマを生成し、そのプラズマをイオンソースとして、加速エネルギー約50keV、総ドーズ1×10¹¹ cm⁻¹、注入電流密度8 μ A/cm² とした。

40 【0105】次にn型薄膜トランジスタとなる領域の金属薄膜14iをパターニングした後にn-不純物をイオンドーピング法により添加する。その条件は水素希釈5%PH,ガスを原料ガスとしたRFプラズマから、加速エネルギー約80keV、総ドーズ約3×10''cm'、注入電流密度約0.1μA/cm'とした。

【0106】次に、LDD領域とすべき領域のゲート絶縁膜13は残すようにフォトエッチング工程を行い、その状態でCHF,とO、との混合ガスを用いたCDE法(ケミカルドライエッチング法)によりソース・ドレイン領域上のゲート絶縁膜13をエッチングする。シリコ

20

40

ン酸化膜からなるゲート絶縁膜13のエッチング速度は約300A/min程度で行った。この状態でn型薄膜トランジスタとなる半導体膜12にn'不純物をイオンドーピング法により添加する。イオンドーピング条件は、加速エネルギー約10keV、総ドーズ約1×10''cm''、電流密度約12μA/cm' とした。

【0107】次にシリサイド層15を形成するための金属層15iとして例えばMoなどの金属材料をスパッタ法などにより約50nm形成した。このとき基板温度は約150Cとした。

【0108】そして約400℃で3時間のアニールを施し、p-Si半導体膜12と金属層15iとを反応させてシリサイド層15を形成するとともに、半導体膜12に添加した不純物の活性化を同時に行った。

【0109】次に基板を水に浸して例えばCMK-20 1等の混酸を用いて、未反応の金属層15iをエッチン グ除去した。約5分程度のエッチングにより未反応の金 属層15iはエッチングにより除去することができた。

【0110】その後、半導体膜12の水素化を行い、シリコン酸化膜からなる層間絶縁膜16を厚さ約500nmにわたり成膜した。

【0111】この後、層間絶縁膜16にコンタクトホールを形成し、このコンタクトホールを介して半導体膜12のソース・ドレイン領域12s、12d、12e、12fと接続するようにアルミニウムなどの電極材料を成膜、パターニングしてソース・ドレイン電極17s、17dを形成した。

【0112】以上のような工程により製造した本発明の 薄膜トランジスタのソース・ドレイン間のシート抵抗を 測定したところ約1.5 k Ω / s q であり(n型)、薄膜トランジスタの特性として全く問題なかった。このように本発明の薄膜トランジスタでは、半導体膜のソース・ドレイン領域にシリサイド層を配設することにより、 約400℃程度の低温プロセスで良好な特性を実現する ことができる。

【0113】(実施形態7)実施形態6に例示したプロセスにしたがった場合と、n 不純物のイオンドーピングからシリサイド層15の形成にいたる工程を、ゲート絶縁膜13のエッチング/金属薄膜15iの成膜/アニールによりシリサイド層15/未反応の金属薄膜15iのエッチング除去/n 不純物のイオンドーピング/n 不純物のアニールによる活性化、とした場合とで、その歩留まりを比較検討した。

【0114】実施形態 6の工程と、上述の工程とにより W (チャネル幅) /L (チャネル長) が 10μ m/ 10μ mの薄膜トランジスタアレイを製造し、100個の薄膜トランジスタのON/OFF比を測定した。ON/OFF比が 6 桁以上得られた場合を良品とした場合、前者プロセスでは歩留まり 80%、後者プロセスでは歩留まり 95%となった。

【0116】図15は本発明のシリサイド層をコンタクトとして採用した薄膜トランジスタの構造の例を示す図である。ここでは3種類の薄膜トランジスタを製造してその特性の比較を行った。図15(a)はLDD領域およびオフセット領域を持たない構造(この場合、ゲート絶縁膜13のエッチングはドライエッチングで行った)を示している。図15(b)は、LDD領域12cを有する構造で、かつゲート絶縁膜13のエッチングをフッ酸によるウエットエッチングにより行ったもので、ゲート絶縁膜13の半導体膜12側の部分にサイドエッチによるオーバーハング13aが見られる。図15(c)は、上述のようにゲート絶縁膜13をドライエッチングによりパターニングするとともに、ゲート絶縁膜13スルーでLDD領域12cを形成したものである。

【0117】図16は各プロセスに対応したゲート耐圧を測定した結果を示すグラフである。 前述したようにチャネル領域12aとソース領域12sおよびドレイン領域12dとの間にLDD領域12cを配設し、シリサイド層15を半導体膜12のソース領域12sとドレイン領域12dの上面(ゲート絶縁膜13側の面)および端面に配設した構造を有する薄膜トランジスタが際立ってゲート耐圧に優れていることがわかる。このような構造は、ゲート絶縁膜をドライエッチングにより行うことにより形成することができる。

【0118】 (実施形態9) つぎに、ゲート絶縁膜に添 加された不純物濃度とゲートリークとの関係について説 明する。図17は、ゲート耐圧が50V以上となる薄膜 トランジスタの発生頻度をPのピーク濃度に対してプロ ットしたグラフである。ここでは例としてゲート絶縁膜 13スルーでP(リン)をイオンドーピングにより半導 体膜12に添加した場合について示した。ゲートリーク の測定方法は実施形態8と同様である。またゲート絶縁 膜13中のP濃度としては、LDD領域12c上のゲー ト絶縁膜13を対象として測定している。このようにL DD領域上のゲート酸化膜中に添加された Pのピーク濃 度が10¹cm¹を越えるとゲート耐圧が50V以上と なる薄膜トランジスタの発生頻度が大きく向上すること がわかる。したがってピーク濃度が1010にm1以上に なるように不純物を添加することが好適であることがわ かる。

【0119】このP(リン)はn'不純物のイオンドー 50 ピング中にゲート絶縁膜13にも添加されるものであ

50

28

る。図18はシリサイド層15とp-Si半導体膜12中に添加された不純物の濃度プロファイルの例を示す図である。加速電圧は約10kVに固定し、ドーズ量は約6×10''cm⁻¹としてイオンドーピング法により添加した場合のプロファイルの例である。このプロファイルは加速電圧、ドーズ量等により必要に応じて設定することができるが、金属層15iを介して不純物を添加する場合には金属層15iの金属原子が不純物イオンにより半導体膜12中にたたき込んで、シリサイド層15の形成を促進することが好適である。

【0120】このようにp-Si、μc-Siといった 多結晶質シリコンを半導体膜として用いた本発明の薄膜 トランジスタは、400℃程度以下の加熱をプロセス温 度の上限としたプロセスにより、十分にソース・ドレイン抵抗の小さい素子特性を実現することができる。したがって従来生産性を律速していた加熱温度を低くすることができ、生産性を大きく向上することができる。さらに、本発明によればゲートリークが小さく優れた特性を有する薄膜トランジスタを提供することができる。

【0121】(実施形態10)前述したように、不純物を添加したソース・ドレイン領域を有する薄膜トランジスタでは、不純物の添加工程、活性化工程が生産性を律速しているという問題がある。さらにLDD領域を有する薄膜トランジスタでは、イオン打ち込み工程が多くなることで、生産性の観点からは不要にすることが好ましいという課題もある。そして本発明はオーミックコンタクト層の代わりに適当な金属のシリサイド層を半導体膜と金属との接合に用いることで量産向きの薄膜トランジスタを提供することにある。

【0122】このような課題を解決するため、これまで述べてきたように本発明の薄膜トランジスタは、基板上に、多結晶質シリコンからなる半導体薄膜と、金属などからなる電極を具備し、また電極が前記半導体膜トラシンスタにおいて、ゲート電極と透明基板との間にあるまりにものでは、ゲート電極と透明基板との間にある非単結晶半導体からなる活性層とソースドレインです。の間に約1×10''cm',の間に約5×10''cm',の間に約1×10''cm',から約5×10''cm',の間に約1×10''cm',から約5×10''cm',の間に約1×10''cm',から約5×10''cm',のの過度の不純物が添加された多結晶質シリコンからなと間にの不純物が添加された多結晶質シリコンからなるよりによりなが添加された。また、シリサイド層を構成する金属元素としてもよい。また、シリサイド層を構成する金属元素としてもよりな、シングステン、モリブデン、クロム、タンタル、ニオタングステン、モリブデン、クロム、タンタル、ニオタングステン、モリブデン、クロム、タンをしてもよい。これらを組み合わせた合金を用いるようにしてもよいにないます。

【0123】このような構成を採用することにより、本発明の薄膜トランジスタでは、多量の不純物を注入するようなオーミックコンタクト層が不要となり、なおかつ良好な電気特性を得ることができる。したがって生産性が高く安価な薄膜トランジスタを提供することができる。

【0124】 (実施形態11) 図19は本発明の薄膜トランジスタの構造の別の例を説明するための図である。図19 (c) に概略的な断面構造を示しており、また図19 (a)、図19 (b) は製造工程中の構造を示している。

【0125】まず、石英からなる基板11上に、ジシラ ンガスを材料ガスとして減圧 CVD 法により、膜厚10 0 nmのアモルファスシリコン膜12iを成膜する。成 膜は基板温度を約520℃に設定して行った。このアモ ルファスシリコン膜を成膜後、約620℃で、約20時 間程度のアニーリングを窒素雰囲気中で行うことにより 再結晶化させpoly-Si半導体膜を得る。このpo ly-Si半導体膜12は所定形状にパターニングさ れ、電界効果型薄膜トランジスタの活性層となる。な お、a-Si半導体膜からp-Si半導体膜への再結晶 化は熱アニールに限ることなく例えばELA法により行 うようにしてもよい。また基板11も石英に限らず、ガ ラス、無アルカリガラス、樹脂などからなるものを用い るようにしてもよい。とくに本発明の薄膜トランジスタ は、シリサイド層による金属と半導体膜との接合構造を 採用することによりドーピングした不純物の活性化温度 を低温化 (例えば400℃程度以下) することができる ので、ガラス基板や樹脂基板を用いることができる。

【0126】その後、上述同様に減圧CVD法により厚さ約100nmの酸化シリコンからなるゲート絶縁膜13を成膜し、さらにゲート電極14、図示しない配線の材料金属として例えばモリブデンとタンタルの合金からなる金属薄膜14iを約500nmにわたってスパッタリング法などにより作成する。成膜した金属薄膜14iはは、ゲート電極14として用いるべく所定の形状に加工される。この加工は、レジストバターニングの後、4フッ化炭素と酸素ガスの混合ガスによるケミカルドライエッチング法により行うようにしてもよい。

【0127】次にpoly-Si半導体膜12にLDD 領域12cとなる部分を形成すべく、ゲート電極14を マスクとしてゲート絶縁膜13をパターニングする。そ してこの状態で露出している半導体膜12へ不純物をイ オンドーピング法などにより添加する。この例ではn型 の薄膜トランジスタを作成するため、P(リン)をドー パントとして単位体積あたり1.0×10''cm'のド ーズ量で添加する。

【0128】その後、LDD領域12cに添加した不純物を活性化するために真空(減圧)中で、約880℃、 3時間のアニーリングを行う。

【0129】さらに、酸化シリコンからなる層間絶縁膜16を減圧CVD法により膜厚約300nmにわたって成膜した後、LDD領域12cの上部の層間絶縁膜16、ゲート絶縁膜13を一部エッチング除去してコンタクトホール16hを形成する。エッチング条件は、CHF、を流量約300sccm、O。を流量約30scc

m、反応圧力約7 P a でチャンバ内に導入し、投入パワーは約1 k W、電極面積は径約400 mm φ で、エッチング時間は32分に設定した。

【0130】その後、シリサイド層15を形成するため、例えばモリブデンなどの金属層15iをスパッタリング法にて被着させる。成膜した金属層15iと半導体膜12とを例えば350℃~400℃程度に加熱して反応させ、シリサイド層15を家製する。この後、例えばリン酸、硝酸、酢酸、水からなる混酸溶液にて金属層15iをすべてエッチング除去する。すると、LDD領域 1012cのコンタクトホール16hに対応する部分には、モリブデンとシリコンの合金からなるシリサイド層がエッチングされずに残ることになる。

【0131】さらに、例えばアルミニウムなどの配線材料を厚さ約500nmにわたりスパッタリング法などにより成膜し、ソース電極17s、ドレイン電極17d、図示しない配線の形状にパターンニングすることにより本発明の薄膜トランジスタが完成する。

【0132】(実施形態12)図20は実施形態10により作成した薄膜トランジスタのドレイン電流ードレイン電圧特性を示すグラフである。比較のため同時に従来構造の薄膜トランジスタの特性もあわせて示している。図20の実線で示した特性が本発明の薄膜トランジスタのドレイン電流ードレイン電圧特性であり、破線で示した特性が従来の薄膜トランジスタの特性である。測定は、ゲート電圧10V一定としてドレイン電圧を0Vから20Vまで掃引して行った。

【0133】図からわかるように、両者の特性にはほとんど差がないことがわかった。すなわちこれは従来構造の不純物を高濃度で添加したオーミックコンタクト層に代えて、モリブデン等のシリサイド層15を採用しても特性に影響がないことを示している。しかも、ドレイン電圧が小さい部分の傾きが従来よりも急峻になっており、イントリンシックな多結晶質シリコンからなるチャネル領域(活性層)12aからソースドレイン電極までの抵抗が従来の構造よりも低くなっていることがわかった。

【0134】 (実施形態13) また図21は本発明の薄膜トランジスタのドレイン電流ーゲート電圧特性を示すグラフである。図中実線で示した特性が本発明の薄膜トランジスタのドレイン電流ーゲート電圧特性、破線が従来の薄膜トランジスタの特性である。測定はゲート電圧0.05V一定とし、ドレイン電圧を-15Vから25Vまで掃引して行った。

【0135】図からわかるように両者を比較してもほとんどドレイン電流ーゲート電圧特性に差がないことがわかった。すなわちこれも実施形態11と同様に、従来構造の不純物を高濃度で添加したオーミックコンタクト層に代えてモリブデンなどのシリサイド層を用いても特性に影響がないことを示している。

【0136】(実施形態14)実施形態11では熱アニールによりa-Si半導体膜をpoly-Siへ再結晶化した例を説明したが、ELA法によりpoly-Si半導体膜を得るようにしてもよい。実際に、平行平板型プラズマCVD装置によりa-Si半導体膜12iを成膜し、ELA法によるレーザアニール法によりpoly-Si半導体膜12を形成した。このときゲート絶縁関13についてもやはり平行平板プラズマ型CVD装置を用いて酸化膜を成膜して用いた。また打ち込んだ不純物として砒素原子を用い、ドーズ量は同じとした。シリサイド層15を形成する金属として、実施形態11ではモリブデンを用いたが、この例ではタングステンを用いた。

【0137】このように作成した薄膜トランジスタ試料について実施形態12、実施形態13と同様の特性を測定したところ、良好なコンタクト特性が得られることが確認された。

【0138】(実施形態15)つぎに、LDD領域12 cに添加する不純物のドーズ量を変化させた場合の薄膜 トランジスタ特性変化について説明する。

【0139】LDD領域12cに添加する不純物としてはPを用い、打ち込む不純物の濃度を単位体積あたり、1×10''cm'、3×10''cm'、1×10''cm'、3×10''cm'、1×10''cm'、1×10''cm'、1×10''cm'、1×10''cm'、5×10''cm'、1×10''cm'、1×10''cm'、5×10''cm'、1×10''cm'、1×10''cm'、2×10''cm'、5×10''cm'、1×10''cm'、1×10''cm'、1×10''cm'、1×10''cm'、2×10''cm'、5×10''cm'、1×10

【0140】 これ以外の工程は前述同様にして薄膜トランジスタを作成しそのコンタクト特性を評価したところ、打ち込んだ不純物濃度が 1×10^{11} c m^{-1} から 5×1.0^{12} c m^{-1} までは上述した実施形態と同様に、良好なコンタクト特性が得られた。しかしながら、不純物濃度が 1×10^{12} c m^{-1} に 2×10^{12} c m^{-1} にした薄膜トランジスタではソース・ドレイン間の電圧を10 V以上にすると急激に特性が悪化してしまい、さらに 1×10^{12} c m^{-1} 、 3×10^{12} c m^{-1} では薄膜トランジスタのON電流が十分に得られないことがわかった。したがって、例えば図19 に例示した本発明の薄膜トランジスタにおいて良好なコンタクト特性を得るためには、10 C のでは減に添加する不純物の濃度を約 1×10^{12} c m^{-1} から約 1×10^{12} c m^{-1} に設定するようにしてもよい。

【0141】 (実施形態16) 実施形態15では不純物をLDD領域12cに添加する際に、質量分離を行なうイオン注入を行った例を説明したが、質量分離を行なわないイオンドーピング法により不純物を添加するようにしてもよい。実際にイオンドーピング法により不純物を

1.0

半導体膜に導入し、またシリサイドを形成する金属としてモリブデンとタングステンの合金を用いて薄膜トランジスタを作成した。モリブデンータングステン合金はモリブデン60%タングステン40%(モル分率)の合金ターゲットを用いてスパッタリング法で成膜した。

【0142】このように作成した薄膜トランジスタの特性を上述同様に評価したところ、良好なコンタクト特性を得ることができた。

【0143】 さらにシリサイドをモリブデンータンタル 合金に代えて同様に薄膜トランジスタを作成し、その特 性を上述同様に評価したところ、良好なコンタクト特性 を得ることができた。

【0144】図22はシリサイドの形成する金属を代えて作成した薄膜トランジスタのドレイン電流ードレイン電圧特性を示すグラフである。ここでは実施形態14、実施形態15、実施形態16に例示したようにシリサイドの構成金属をTa、W、Mo-W合金、Mo-Ta合金とした場合のドレイン電流ードレイン電圧特性を示している。また比較のため、シリサイド層を形成せずに高濃度不純物が添加されたソース・ドレイン領域を形成した従来構造の薄膜トランジスタのドレイン電流ードレイン電圧特性も示した。

【0145】図からわかるように、いずれの金属を用いてシリサイド層15を形成した場合でも従来と同等またはそれ以上の特性を実現することができる。

【0146】(実施形態17) 実施形態11乃至実施形態16と同様にLDD部分17、18に不純物を打ち込んだ後、引き続きイオン注入法を用いてチタン原子を打ち込んだ。チタン原子は表面から20nmの深さのところにピークを有するように加速電圧、ドーズ量を調けて注入した。その後、LDD領域12cの活性化をしてすーアニール法で行なった。この結果、上述の結果と同様に良好なコンタクト特性を得ることができた。図23は注入する金属をハフニウム、ジルコニウム、パラジウム、ニオピウムに代えて作成した薄膜トランジスタのドレイン電流ードレイン電圧特性を示すグラフである。このように半導体膜に不純物を導入した後、金属を注入することにより従来よりも優れた特性を実現することができる。

【0147】(実施形態18)上述した例ではコンタクトとなるシリサイド層15を、多結晶シリコンと金属層を反応させて形成する例を説明したが、シリサイド層はシリサイドターゲットを用いたスパッタリング法によりサイド、モリブデンシリサイド、チタンシリサイドを用いたスパッタリング法によりシリサイド層15を形成した。その後、LDD領域12cの活性化をレーザーアニール法により行なった。上述の実施形態同様に薄膜トランジスタの特性を評価したところ良好なコンタクト特性を得ることができた。

【0148】このように本発明の薄膜トランジスタでは、シリサイド層による半導体膜と勤統との接合構造を採用することにより、多量の不純物を注入して形成したオーミックコンタクト層が不要となり、なおかつ良好な電気特性を得ることができる。したがって半導体膜への不純物の添加工程、添加した不純物の活性化工程といった従来の多結晶質シリコンを半導体膜として用いた薄膜トランジスタの生産性を大きく向上することができる。

[0149]

【発明の効果】以上説明したように、本発明の薄膜トランジスタの製造プロセスを発力の製造プロセスを低が高とともにができる。また製造プロセスの低温化を実現することにより例えば液晶表示装置に応用する。また、ガラスの低温化を実現することにより例えば液晶表示装置に応用する。また、ガラスの変いをができる。また、ガラスの変いをできることができるので、合わせ精度の厳しないで、合わせ精度の厳しないで、合わせ精度の厳しないで、一定、アライメントの発生を防止することができる。さらに、n'層、p'層を作成するために必要な高略略にすることができる。また活性化のように制御の困難なプロセスを用いる必要がないので、再現性に優れた半導体素子を作成することができる。

【0150】また本発明の薄膜トランジスタでは、オーミックコンタクト層として多量の不純物を注入してある層が不要でなおかつ良好な電気特性を得ることができ、結果として安価な薄膜トランジスタを提供することができる。

【0151】さらに、多結晶質シリコンからなる半導体膜を用いた薄膜トランジスタによりそのスイッチングおよび駆動回路が構成されている液晶表示装置において、 LDD或いはオフセット構造を有したNMOS薄膜トランジスタのソース・ドレイン領域をシリサイドで形成することにより、400℃程度以下の熱プロセスを上限としたプロセスで、薄膜トランジスタの特性として十分な程度までソース・ドレイン抵抗を低減することができる。さらに、本発明によるプロセスに基づき形成される半導体素子は、ゲートリーク特性に優れている。

40 【図面の簡単な説明】

【図1】本発明の薄膜トランジスタの構造の例を概略的 に示す断面図。

【図2】本発明の薄膜トランジスタの製造方法の例を説明するための図。

【図3】本発明の薄膜トランジスタの製造方法の例を説明するための図。

【図4】ゲート電極とpoly-Si半導体膜との関係を説明するための図。

【図5】本発明の薄膜トランジスタの動作を説明するた 50 めの図。

【図6】本発明の薄膜トランジスタの別の例を説明する ための図。

【図7】半導体膜のコンタクト部のテーパーを作成する 方法の例を説明するための図。

【図8】本発明の薄膜トランジスタをCMOSに適用す る場合の製造方法の例を説明するための図。

【図9】本発明の薄膜トランジスタをCMOSに適用す る場合の製造方法の例を説明するための図。

【図10】本発明の薄膜トランジスタをCMOSに適用 する場合の製造方法の例を説明するための図。

【図11】本発明の薄膜トランジスタをCMOSに適用 する場合の製造方法の例を説明するための図。

【図12】本発明の薄膜トランジスタをCMOSに適用 する場合の製造方法の例を説明するための図。

【図13】本発明の薄膜トランジスタの製造方法の別の 例を説明するための図。

【図14】本発明の薄膜トランジスタの製造方法の別の 例を説明するための図。

【図15】本発明のシリサイド層をコンタクトとして採 用した薄膜トランジスタの構造の例を示す図。

【図16】各プロセスに対応したゲート耐圧を測定した 結果を示すグラフ。

【図17】ゲート耐圧が50V以上となる薄膜トランジ スタの発生頻度をPのピーク濃度に対してプロットした グラフ。

【図18】シリサイド層とp-Si半導体膜中に添加さ れた不純物の濃度プロファイルの例を示す図。

【図19】本発明の薄膜トランジスタの構造の別の例を 説明するための図。

【図20】実施形態10により作成した薄膜トランジス 30 タのドレイン電流ードレイン電圧特性を示すグラフ。

【図21】本発明の薄膜トランジスタのドレイン電流ー ゲート電圧特性を示すグラフ。

【図22】シリサイドの形成する金属を代えて作成した 薄膜トランジスタのドレイン電流ードレイン電圧特性を 示すグラフ。

【図23】注入する金属をハフニウム、ジルコニウム、 パラジウム、ニオビウムに代えて作成した薄膜トランジ スタのドレイン電流ードレイン電圧特性を示すグラフ。

【図24】本発明の薄膜トランジスタの構造の例を概略 40 117d………ドレイン電極 的に示す図。

【図25】本発明の薄膜トランジスタの構造の例を概略 的に示す図。

【図26】非アニールガラスのシュリンク量を熱処理温 度により評価した結果を示すグラフ。

【図27】薄膜トランジスタの特性の活性化プロセス温 度への依存性を示す図。

【図28】活性化温度と半導体膜のシート抵抗との関係 を示すグラフ。

【図29】多結晶シリコンからなる半導体膜をチャネル 10 半導体膜として用いた従来の薄膜トランジスタの構造の 例を概略的に示す断面図。

【図30】従来の薄膜トランジスタの断面構造を概略的 に示す図。

「符号の説明」


【符号の説明】
1 1基板
12半導体膜
12aチャネル領域
1 2 c L D D 領域
1 2 sソース領域
1 2 dドレイン領域
1 2 eソース領域
1 2 fドレイン領域
1 3ゲート絶縁膜
1 4ゲート電極
15シリサイド層
16層間絶縁膜
17sソース電極
17 dドレイン電極
17hコンタクトホール
1 1 1基板
1 1 2半導体膜
112a第1の領域
112c第2の領域


113 ………ゲート絶縁膜 114 …… ゲート電極


1 1 2 b ……第 3 の領域


115………シリサイド層


1 1 6 ………層間絶縁膜 117s …… ソース電極

















【図16】







【図18】





【図29】




[図19]









[図21]




[図20]





【図22】



【図23】











【図28】



【図30】



フロントページの続き

(72)発明者 水谷 嘉久

神奈川県横浜市磯子区新磯子町33 株式 会社東芝生産技術研究所内

(72)発明者 鈴木 幸治

神奈川県横浜市磯子区新磯子町33 株式 会社東芝生産技術研究所内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
\square image cut off at top, bottom or sides
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.